您好、欢迎来到现金彩票网!
当前位置:刘伯温预言 > 图像编码 >

与图像编码器相连的具有画面分割功能的模块设计

发布时间:2019-05-20 23:34 来源:未知 编辑:admin

  编码,还得进行模数变换和视频解码,因此视频信号经历了二次ad和da转换以及视频信号的编解码,不但增加了成本和复杂度,还降低了图像质量。论文提出了将图像

  在图像传输时,特别是在图像监控场合,常需要同时传输多路图像,但由于以前一般采用较低分辨率进行图像传输,画面分割后,每个子画面的图像质量太差,很少采用画面分割,即使需要画面分割,一般采用专门的画面分割器,将画面分割后合成的模拟视频信号送入图像编码器。国外有些公司已研发出这种专门芯片 ,是将几路要合成的视频信号通过某些运算(如滤波,抽取等)放入sdram存储器中,再将合成以后的视频数据输出。不过若需要分割的画面较多,则要求芯片的处理速度很快或采用芯片复用技术(即几个专用芯片合用以实现更多画面的分割),否则一般较难实现9或16分割的实时显示。这种采用专用画面分割器的实现方式,是将数字化并画面分割处理后的图像数据转换为模拟的复合视频信号,再由图像编码器进行模数变换和视频编解码,视频信号经历了多次的ad和da转换以及视频信号编解码,不但增加了成本和复杂度,还降低了图像质量。我们设计的画面分割模块将图像分割电路与数字图像压缩编码电路有机地结合在一起,实现具有图像分割功能的数字图像编码器;由于分屏形成的数字信号直接输入图像压缩编码电路,从而简化了电路、降低了成本,更重要的是增加了图像清晰度。而且利用此模块能对数字视频信号进行各种处理,通过可编程逻辑器件的编程还可以控制各个存储芯片的输出,以实现任意分割,画中画,osd(on screen display)等功能。

  各路模拟视频信号经视频解码芯片解码并数字化后,并将图像画面缩小后的8位数字视频数据送入相应缓冲存储器,存储控制电路根据视频解码芯片输出信号同步控制信号和所需要的分割方式,产生对缓冲存储器的读控制信号,使得n路缓冲存储器输出的数字视频数据分时出现在数据总线上,从而形成了n路合成的ccir601或ccir656格式 的数字视频信号,符合图像编码模块的接口标准,然后经过图像压缩编码电路进行图像压缩编码,再经过通信接口电路进行远程传输。图像压缩编码电路,对合成后的视频数据流进行压缩编码,同时完成音频信号的压缩编码;通信接口电路,实现图像、声音、控制及其它信号的打包、复接及解复接和收发,可以采用以太网、isdn、e1或e2通信方式。当然也可以直接接上编码芯片(如philps的saa7185),以组成专门的图象分割器,实现图象的本地监控。

  2设计实现方式 图2是我们设计画面分割电路主要连线图,下面我们说明各个模块的功能及具体的实现方式。

  2.1 视频解码电路 视频解码电路用于对来自摄像机的各路视频信号的数字化。视频流经视频解码芯片的模拟视频 输入端口输入,经解码芯片输出数字视频信号。解码芯片可采用有ccir601或ccir656格式数字视频输出的集成电路(如philips的saa711x系列或adi、conexant);这里我们使用philips的saa7114视频解码芯片 。视频解码芯片saa7114具有6个模拟信号输入端,2个模拟信号处理通道和2个模拟的反混叠滤波器,2个9位模/数转换器(adc),可以输出经缩放的8位数字格式yuv(4:2:2,4:1:1,4:2:0和4:1:0)信号,和saa7113相比较,它增加了缩放功能,这也是实现画面分割的关键之一。可通过i2c总线控制其工作方式,如选择输入信号通道,调节信号的处理通道的增益,亮度,对比度和饱和度等。而且在垂直消隐期(vbi)可以进行图文(text)在屏显示的前端控制。所以可用单片机(如atmel公司的at90s8515 )通过i2c总线(由io引脚仿真形成的数据线sda和时钟线scl组成)设置视频解码芯片的相关寄存器来实现画面的缩小,这样使得输入各路的缓冲存储芯片的数字视频信号是压缩的数字视频信号。视频解码芯片的8位数字视频输出信号直接与缓冲存贮器的8位数据输入信号相连,相关的时钟和场行同步信号和各路的缓冲存储芯片的写控制信号线相连,这样来自每一路视频解码芯片的视频数据被完全写入相应的缓冲存贮器。而且此时解码芯片实现了画面的缩放功能,导致产生的行同步信号为非标准行同步信号,所以在可编程逻辑器件中用时序逻辑电路来产生标准的行同步信号 ,供后端的编码模块使用。

  2.2 缓冲存储模块(fifo) 缓冲存储器,用于保存来自视频解码芯片的经缩小或放大后的一场视频数据。可采用双端口的先进先出(fifo)存储器作缓冲存储器,通过视频解码芯片的行场同步信号对fifo的写入允许和写复位指针进行控制,实现写入画面缩小后的数字图像数据。同时通过存储控制电路对几个fifo的读出允许和读复位指针进行控制,实现各缓冲存贮器的输出数字视频数据以总线方式分时输出,从而实现了画面的拼接。而且各独立缓冲存贮器中的数据读取时钟可采用第一路视频解码芯片的时钟,也就是读取各个独立缓冲存贮器的数据的时钟是一样的,保证了各路数据的同步读出,形成正确的画面分割后的视频数据流。缓冲存储器可采用高速存储器集成电路(如sdram、fifo、双口ram、场缓冲存储器),但采用fifo型场缓 ,有较简单的控制电路。

  2.3 逻辑控制模块 逻辑控制模块由可编程逻辑器件实现,它是整个画面分割模块核心部位。它利用来自各视频解码电路的同步信号和时钟信号,并根据画面分割要求,用时序逻辑电路产生各缓冲存储器进行读写允许和读指针复位控制信号,保证各路的8位数字视频数据在总线上的分时输出,时钟信号和用时序逻辑电路产生的行场同步信号供图像编码模块中的编码芯片的时钟信号和行场同步信号使用,从而形成合成的ccir601或ccir656格式的数据流,即满足图像编码模块的接口要求,完成图像的分屏拼接。存储控制电路可用一片可编程逻辑电路(如cpld、fpga)。编程逻辑设计主要包括3大模块:数字视频流的写入缓冲存储器的控制模块,分割模式和视频通路选择的模块,从各缓冲存储器读出的数字视频数据在总线上分时输出的控制模块。编程语言可用vhdl语言。如果可编程逻辑器件容量许可的话,可以实现更多画面的合成,或者通过几个可编程逻辑器件来实现。若选用fpga ,由于其内部延时并不能很好的控制,尤其在占用资源较大的时候。所以在选用芯片的时候,尽量选择容量较大的芯片,尽可能地减少内部线路延时,以避免时序上的混乱。

  随着时代的发展,尤其是在刚刚步入21世纪的今天,图像监控一直是人们关注的热点应用技术。我们研制开发的图像分割器将图像分割电路与数字图像压缩编码电路有机地结合起来,既降低成本又提高图像质量。实践证明本新产品在广泛应用的电力安防,保安,生产管理,银行等场合中得到很好的图像效果。

http://3dtvsource.com/tuxiangbianma/60.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有